Digital Verification Eng. - DDR/LPDDR IF Protocols

Barcelona办公方式未标注

全职Other

薪资未披露

🛡 岗位真实性核验

Ghost Job 检测

🛡 申请链接核验有效

信号由后台自动核验生成，仅供参考；判断权在你。设计案：GHOST-JOB-P1

🎯

必备技能

SystemVerilogUvm

免费注册后解锁"你的匹配分 vs 高分画像"与个人技能缺口。

💼

职位描述

Specialization: Semiconductor Design and Functional Verification Job Description Our partner is looking for a Digital Verification Engineer to perform functional verification of DDR/LPDDR memory interfaces within complex ASIC and SoC designs. You will develop and maintain SystemVerilog/UVM testbenches, debug protocol issues and drive coverage closure , ensuring functional correctness and compliance. This is a technical execution role requiring independent problem solving, ownership of verificat…

🈯 翻译这份 JD · 红灯 0 / 黄灯 0 / 绿灯 0点开 ▾

没扫到常见信号词。这份 JD 直白得不常见——面试里照常确认节奏、汇报线和薪酬范围就好。

没扫到常见信号词——这份 JD 直白得不常见。照常确认节奏、汇报线和薪酬范围。

词典只标"常见信号"，不对公司下结论——红灯 = 面试里该当面确认的问题。想自己翻别的 JD：JD 翻译器 →

🏢

公司 · Company

Hireroo

—

Barcelona来源：公开招聘平台

⚑ 岗位信息收录自公开招聘页（公开招聘平台），以雇主官网为准